简易数字存储示波器研究

                          作者：李白　舒鹏飞　杨静竹　孟斌

　　摘要：基于MCU8051和FPGA的控制平台，采用实时采样与等效采样两种方式实现了时频率为10Hz－10MHz的波形数据的实时采样，存储与回放。做到垂直灵敏度含1v/div，0.1v/div和2my/div三档，扫描速度合20ms/div，2uv/div，100ns/div三档。系统的频率测量精度达0.001Hz，电压测量精度达0.05V。自带100KHz方波信号为系统测频时钟与电压基准源的进行自动校准，此外，还实现了对波形数据的单次触发存储与调出功能和AUTO显示功能。
　　关键词：数字存储；示波器；等效采样；实时采样
　　
　　1　引言
　　数字存储示波器是20世纪70年代初发展起来的一种新型示波器。这种类型的示波器可以方便地实现对模拟信号波形进行长期存储并能利用机内微处理器系统对存储的信号做进一步的处理，例如对被测波形的频率、幅值、前后沿时间、平均值等参数的自动测量以及多种复杂的处理。数字存储示波器的出现使传统示波器的功能发生了重大变革。
　　
　　2　数字存储示波器基本工作原理
　　
　　数字存储示波器在信号进入示波器后立刻通过高速A/D转换器将模拟信号快速采样、存储。通过单片机对信号进行处理，得到信号的波形参数，存储并通过D/A转换器后可由示波器显示，从而实现模拟示波器的功能。但相对于模拟示波器，数字示波器测量精度高，还可对信号进行存储。本系统的原理方框图如图1所示：
　　
　　3　系统功能模块与硬件电路
　　
　　基于数字示波器的基本原理，可以把整个系统分为频率测量、采样保持、触发方式选择、位置调节、显示控制几个主要的模块。模拟信号通过信号调理模块(阻抗变换、程控放大、触发电路)，将模拟信号的幅值大小调整到高速AD(AD9225)的输入范围0V－4V。然后通过AD9225对信号进性采样。我们采用外部有源晶振作为高速AD的采样时钟来控制恒定的采样率4MHz(晶振的固有振荡频率)，在FPGA内部增加波形存储控制模块，当满足触发条件时FP－GA以下抽样的方式对AD转换得到的数据进行存储，抽样频率由可水平分辩率来控制(若为AUTO功能，则与信号的频率有关)。将抽样的数据分别存储到双口RAM中，在送人行列扫描电路(2片DAC0800)前经过了波形显示控制模块，它的作用是对RAM的数据及读入起始地址的进行处理。从而实现波形在模拟示波器上的左右平移。同时在FPGA内部实现了512点的FFT计算，成功得分析了输入信号的频谱。系统的连接框图如图2所示：
　
　　
　　3.1　频率测量部分
　　此系统对低频信号采用测周法，对中高频信号采用等精度测频法。测周法，即以待测信号的周期为门限时间T，用计数器记录在此门限时间T内的高频标准时钟脉冲数，从而确定待测信号的频率。当选定高频时钟脉冲而被测信号频率较低时可以获得很高的精度，而被测信号频率过高时由于测量时间不够会有精度不够的问题，适用于低频信号的测量。等精度测频法，这种方法和测周期法很相似，不同的是测周期法测量时间T为被测信号的一个周期，而等精度测量法的测量时间T是由人为设定和被测信号共同决定的。即在人为设定的时间内，闸门的开启和闭合由被测信号的上升沿来控制，计数器真正开始计数的时刻不是预置闸门的开始时刻，而是预置闸门打开后被测信号的第一个上升沿到来的时刻；同样闸门的关不时刻不是预置闸门的结束时刻，而是预置闸门关闭后被测信号的第一个上升沿到来的时刻，这种计数方法叫做相关计数法。最后根据计数结果、标准时钟频率和被测信号上升沿个数就可以精确得到被测信号的频率。

　　3.2　采样部分
　　采用等差距采样实现信号采集。以信号的某相位点为触发，用一足够快的脉冲作为计数脉冲(该脉冲可由低频脉冲经过锁相环倍频得到)，每次FPGA内部控制器被触发后，计数器清零，同时开始对高频脉冲进行计数，每次计到一定的脉冲数，开始采样。而每一次计到的脉冲数为一等差数列，从而采到波形数据中的各相位点。由于每次采样都由被测信号触发，该方案采样点的位置严格可控，难点在于要求对软件控制时序严格控制。

百度搜索“yundocx”或“云文档网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，云文档网，提供经典计算机简易数字存储示波器研究在线全文阅读。